2018高清国产一区二区三区-国产黄色视频免费在线观看-欧美激情欧美精品一区二区-免费国产一级片内射老妇

眾(zhong)所周(zhou)知，我們生活在一個數(shu)字大爆炸的(de)時(shi)代，需要處理的(de)數(shu)據(ju)比以往任(ren)何時(shi)候都多，存(cun)儲(chu)器在數(shu)據(ju)流中(zhong)起著關鍵(jian)作用。存(cun)儲(chu)技(ji)(ji)術發展更(geng)迭50年，逐漸形成了SRAM、DRAM及Flash這三大主要領域。但(dan)是(shi)隨著半導體制造技(ji)(ji)術持續朝更(geng)小(xiao)的(de)技(ji)(ji)術節(jie)點(dian)邁進，傳統的(de)DRAM和(he)NAND Flash面臨越來越嚴峻的(de)微縮挑戰；再加(jia)上(shang)由(you)于這些(xie)存(cun)儲(chu)技(ji)(ji)術與邏輯計算單元(yuan)之(zhi)間發展速度的(de)失配，嚴重(zhong)制約了計算性能(neng)和(he)能(neng)效的(de)進一步提(ti)升(sheng)。

因(yin)此(ci)，業界開始對新(xin)型存儲技術(shu)寄予厚望。越來(lai)越多的新(xin)型技術(shu)迅速涌現，例如(ru)將處理任務移(yi)到內(nei)存附近(jin)甚至是內(nei)部，分(fen)別對應為近(jin)存計(ji)(ji)算(suan)和(he)存內(nei)計(ji)(ji)算(suan)，以此(ci)來(lai)提高效(xiao)率。他們使用新(xin)型的存儲材(cai)料(liao)和(he)機制(zhi)來(lai)存儲數(shu)據。

臺(tai)(tai)積電(dian)作為追逐(zhu)先進工(gong)藝的扛把子(zi)，對于新(xin)型(xing)(xing)存(cun)(cun)(cun)儲技術的布局也(ye)是(shi)緊鑼(luo)密鼓，畢竟邏輯和(he)存(cun)(cun)(cun)儲是(shi)芯片重要的兩條(tiao)腿，一個(ge)也(ye)不能(neng)落(luo)下。臺(tai)(tai)積電(dian)在(zai)研的新(xin)型(xing)(xing)存(cun)(cun)(cun)儲器(qi)(qi)解決(jue)方案(an)主要涉及磁阻式隨機(ji)(ji)存(cun)(cun)(cun)取(qu)存(cun)(cun)(cun)儲器(qi)(qi)（MRAM）、電(dian)阻式隨機(ji)(ji)存(cun)(cun)(cun)取(qu)存(cun)(cun)(cun)儲器(qi)(qi) （RRAM）、相變隨機(ji)(ji)存(cun)(cun)(cun)取(qu)存(cun)(cun)(cun)儲器(qi)(qi) （PCRAM）、鐵電(dian)RAM等。臺(tai)(tai)積電(dian)近年(nian)來(lai)積極(ji)推動將嵌入式閃存(cun)(cun)(cun)（sFlash）改(gai)成MRAM和(he)ReRAM等新(xin)型(xing)(xing)存(cun)(cun)(cun)儲制(zhi)程。

MRAM

在新(xin)興的(de)非易(yi)失性二進制存儲器中，自旋轉矩(ju)傳遞RAM （STT-MRAM）、自旋軌道轉矩(ju)RRAM （SOT MRAM）和(he)壓控(kong)MRAM （VC MRAM）因其(qi)工作電壓低、速度快和(he)耐用性以及先進的(de)CMOS技(ji)術兼(jian)容性而(er)特別具有吸引力。

臺(tai)積電研(yan)發STT-MRAM解決方案主(zhu)要是(shi)用來克服嵌(qian)入(ru)式閃存技術的擴展(zhan)限(xian)制。在2021年IEEE會議上，臺(tai)積電展(zhan)示了嵌(qian)入(ru)16nm FinFET CMOS工藝的STT-MRAM的可靠性和抗磁性。

此外，臺積(ji)電(dian)還在積(ji)極探索(suo)SOT-MRAM和(he)VC-MRAM，并與外部研(yan)(yan)究實驗室(shi)、財團和(he)學術合(he)(he)作(zuo)伙(huo)伴(ban)合(he)(he)作(zuo)。臺積(ji)電(dian)的(de)(de)(de)(de)SOT-MRAM探索(suo)由高(gao)速（<；2ns）二進制內存解(jie)決方(fang)案驅動，該解(jie)決方(fang)案比傳統(tong)的(de)(de)(de)(de)6T-SRAM解(jie)決方(fang)案密度要大得(de)多，同(tong)時(shi)也更節能。2022年6月，臺灣工研(yan)(yan)院宣布(bu)，其(qi)與臺積(ji)電(dian)合(he)(he)作(zuo)開發的(de)(de)(de)(de)低壓電(dian)流SOT-MRAM，具(ju)有高(gao)寫(xie)(xie)入效率和(he)低寫(xie)(xie)入電(dian)壓的(de)(de)(de)(de)特點。工研(yan)(yan)院表示(shi)，其(qi)SOT-MRAM實現了(le)0.4納秒的(de)(de)(de)(de)寫(xie)(xie)入速度和(he)7萬(wan)億次讀寫(xie)(xie)的(de)(de)(de)(de)高(gao)耐(nai)久度，還可提供超過10年的(de)(de)(de)(de)數(shu)據存儲(chu)壽命。

RRAM

臺積電認為，AI和IoT所組(zu)成(cheng)的(de)(de)強(qiang)大組(zu)合AIoT，可能(neng)會在未來(lai)幾年推(tui)動半導體(ti)(ti)行業的(de)(de)增長(chang)。高(gao)能(neng)效(xiao)機器學習需(xu)要具有低功耗的(de)(de)大容量片上存(cun)儲(chu)器。它可以(yi)同時支持 1T1R（1 個晶體(ti)(ti)管 + 1RRAM）和 1S1R（1 個選擇器 + 1RRAM）陣列架(jia)構。與傳統的(de)(de)1T1R架(jia)構相比(bi)，1S1R架(jia)構可以(yi)實現更高(gao)的(de)(de)密度并實現3D集成(cheng)。2020年臺積電開始生產28nm電阻隨機存(cun)取存(cun)儲(chu)器（RRAM），這(zhe)是臺積電為價格敏感的(de)(de)物聯網(wang)市場所開發的(de)(de)低成(cheng)本(ben)解決方案。

2022年11月(yue)25日，英飛(fei)(fei)凌(ling)和臺積電宣布，兩家公司準備將臺積電的(de)(de)RRAM非易失性存儲器 （NVM） 技(ji)術(shu)引(yin)入英飛(fei)(fei)凌(ling)的(de)(de)下一代AURIX？微(wei)控制(zhi)器 （MCU），首批基于28納米(mi)(mi) RRAM 技(ji)術(shu)的(de)(de)樣品將于2023年底(di)提供給客戶。目前，市場(chang)上(shang)的(de)(de)大(da)多數(shu) MCU系列都基于嵌入式閃存技(ji)術(shu)。RRAM的(de)(de)引(yin)入對MCU來說(shuo)是(shi)一項新的(de)(de)革新，RRAM NVM可(ke)以(yi)進一步擴展(zhan)到 28 納米(mi)(mi)及以(yi)上(shang)。臺積電和英飛(fei)(fei)凌(ling)成功(gong)為在汽(qi)車領域(yu)引(yin)入RRAM奠(dian)定了基礎。

臺積電還在繼(ji)續探索新的(de)RRAM材料(liao)堆棧及其密(mi)度驅動集成，以(yi)(yi)及可變(bian)感(gan)知(zhi)電路設計和編程結構，以(yi)(yi)實現面(mian)向AIoT應用的(de)高密(mi)度嵌(qian)入式RRAM解決方案選項(xiang)。

PCRAM

相(xiang)變隨機存儲(chu)器（PCRAM）是一種基(ji)于(yu)硫化(hua)物玻(bo)璃(li)的(de)非(fei)易失(shi)性存儲(chu)器。通過(guo)控制(zhi)(zhi)焦耳加熱和淬火(huo)，PCRAM在非(fei)晶(jing)態(tai)（高電(dian)阻(zu)(zu)(zu)）和晶(jing)體態(tai)（低電(dian)阻(zu)(zu)(zu)）之間過(guo)渡的(de)電(dian)阻(zu)(zu)(zu)。存儲(chu)器的(de)電(dian)阻(zu)(zu)(zu)狀態(tai)在很大(da)程度上與(yu)非(fei)晶(jing)態(tai)區域(yu)的(de)大(da)小及其可(ke)控性和穩定性有(you)關(guan)。這使得(de)PCRAM細(xi)胞獨(du)特地能夠存儲(chu)多個(ge)(ge)(ge)狀態(tai)（電(dian)阻(zu)(zu)(zu)），從而具有(you)比傳統二進制(zhi)(zhi)存儲(chu)器更高的(de)有(you)效(xiao)細(xi)胞密度的(de)潛力。PCRAM可(ke)以支持陣(zhen)列(lie)配置(zhi)，包括一個(ge)(ge)(ge)晶(jing)體管(guan)和一個(ge)(ge)(ge)存儲(chu)器（1T1R）陣(zhen)列(lie)和密度更大(da)的(de)一個(ge)(ge)(ge)選擇器和一個(ge)(ge)(ge)存儲(chu)器（1S1R）陣(zhen)列(lie)。

相變存(cun)(cun)儲(chu)器(qi)具有很有前途的(de)(de)多級單元 （MLC） 功能，可滿(man)足神經形態和內存(cun)(cun)計(ji)算應(ying)用(yong)中(zhong)不斷(duan)增長的(de)(de)片上存(cun)(cun)儲(chu)器(qi)容量需求(qiu)。臺積(ji)電一直在探索PCRAM材料(liao)、電池結構和專用(yong)電路設(she)計(ji)，以實現AI和ML的(de)(de)近內存(cun)(cun)和內存(cun)(cun)計(ji)算。臺積(ji)電的(de)(de)一篇論文中(zhong)指(zhi)出(chu)，他(ta)們(men)提(ti)出(chu)了(le)三種新穎的(de)(de) MLC PCM 技(ji)術：1）設(she)備需求(qiu)平衡，2）基于(yu)預測(ce)的(de)(de)MSB偏置參(can)考(kao)，3）位優(you)先布局，以解決(jue)神經網絡應(ying)用(yong)中(zhong)的(de)(de) MLC 設(she)備挑戰。使用(yong)測(ce)量的(de)(de) MLC 誤碼率，所(suo)提(ti)出(chu)的(de)(de)技(ji)術可以將(jiang) MLC PCM 保(bao)留(liu)時間提(ti)高105倍，同時將(jiang)ResNet-20推理(li)精度下降保(bao)持在3%以內，并(bing)在存(cun)(cun)在時間阻力漂移的(de)(de)情況下，將(jiang)CIFAR-100數據(ju)集的(de)(de)精度下降減少 91% （10.8X）。如下圖(tu)所(suo)示。

臺積電在PCRAM上(shang)的研究（圖源：IEEE）

Ferroelectrics

2011年在(zai)摻雜HfO2 ALD多晶(jing)薄膜（<；10 nm）中(zhong)發現鐵(tie)(tie)電性(xing)（FE）引發了學術界、研究(jiu)機構和工業界的(de)大量研究(jiu)。其主(zhu)要原因有(you)(you)：一，鐵(tie)(tie)電材料可(ke)與當前的(de)CMOS加工工藝兼容(rong)；二，鐵(tie)(tie)電材料高速（<；100 ns）和低開關能量操(cao)作使FE存儲(chu)單(dan)(dan)元成為新興(xing)非易失性(xing)存儲(chu)應(ying)用的(de)重要探索課題。除了具有(you)(you)兩種穩(wen)定極化狀(zhuang)態(tai)(tai)的(de)典型記(ji)(ji)憶(yi)單(dan)(dan)元外，由(you)于(yu)存在(zai)多個極化域的(de)多個有(you)(you)效極化狀(zhuang)態(tai)(tai)，FE記(ji)(ji)憶(yi)單(dan)(dan)元也具有(you)(you)潛在(zai)的(de)適用性(xing)，用于(yu)AI/ML模擬突觸，這也已在(zai)多晶(jing)鐵(tie)(tie)電薄膜的(de)文獻中(zhong)得到證明。

臺積電(dian)正在探索(suo)鐵(tie)電(dian)薄膜(mo)和堆疊(die)及其可控(kong)性(xing)、狀態(tai)保持性(xing)、持久性(xing)和可擴展性(xing)，以實現與先(xian)進CMOS技術集成的高密(mi)度、高容(rong)量數字(zi)存儲器。臺積電(dian)表示，重(zhong)復循環后殘余(yu)極化的退化是(shi)可靠性(xing)的主(zhu)要問題，下(xia)圖是(shi)鐵(tie)電(dian) HfZrO 的疲勞(lao)表征(zheng)及其恢復行為進行的研究。

鐵(tie)電HfZrO的疲勞表征及其恢復行為(wei)（圖源：IEEE）

選擇器（Selector）

但(dan)是要實(shi)現高效(xiao)能(neng)和(he)節能(neng)的高密度(du)非易失性存儲(chu)(chu)器(qi)，除了上述這幾大(da)新型的存儲(chu)(chu)材料之外，臺積電還(huan)在(zai)索新的選擇器(qi)材料、器(qi)件和(he)工藝(yi)。

選(xuan)擇(ze)器(qi)(qi)(qi)(qi)是一種兩端裝(zhuang)置，它在高(gao)于特定電壓時開啟(qi)，否則保(bao)持關閉狀(zhuang)態。可以(yi)通過使(shi)用1S1R 結(jie)構（1個選(xuan)擇(ze)器(qi)(qi)(qi)(qi)+1個存(cun)儲(chu)器(qi)(qi)(qi)(qi)配對）作為(wei)構建塊來實現(xian)高(gao)密度存(cun)儲(chu)器(qi)(qi)(qi)(qi)架構（例如交叉點陣列）。當這(zhe)樣的(de)存(cun)儲(chu)器(qi)(qi)(qi)(qi)陣列被適當地偏置以(yi)操作選(xuan)定的(de)存(cun)儲(chu)器(qi)(qi)(qi)(qi)單元時，來自未(wei)選(xuan)定的(de)存(cun)儲(chu)器(qi)(qi)(qi)(qi)單元的(de)潛行電流可以(yi)被串聯連接到(dao)每個存(cun)儲(chu)器(qi)(qi)(qi)(qi)單元的(de)選(xuan)擇(ze)器(qi)(qi)(qi)(qi)消除。為(wei)實現(xian)高(gao)性(xing)能，開發符合(he)特定非(fei)易(yi)失(shi)性(xing)存(cun)儲(chu)器(qi)(qi)(qi)(qi)特性(xing)的(de)選(xuan)擇(ze)器(qi)(qi)(qi)(qi)至(zhi)關重要。

選擇器的(de)關鍵要求包括通(tong)態與斷態電流比（非線(xian)性(xing)）、高通(tong)態電流密度(du)、快速開關速度(du)、高耐力(li)循環、高熱(re)穩定性(xing)、易于工藝集(ji)成、以及與存儲元(yuan)件的(de)操(cao)作兼容性(xing)。

目前業界正在研究四種主要類型的(de)選擇器(qi)：Ovonic閾值開(kai)關(guan) （OTS）、金屬(shu)-離子閾值開(kai)關(guan)、絕緣體(ti)-金屬(shu)過(guo)渡和隧道勢壘類型。使用OTS選擇器(qi)和 PCRAM 的(de)交(jiao)叉點存儲器(qi)陣列作(zuo)為(wei)存儲級存儲器(qi)已經投入(ru)生(sheng)產，但仍(reng)有很大的(de)改進空間。高工(gong)作(zuo)電壓(ya)是關(guan)鍵問題之一。為(wei)了更有效地與邏輯平(ping)臺一起工(gong)作(zuo)，選擇器(qi)和非易失(shi)性(xing)存儲單元的(de)總(zong)工(gong)作(zuo)電壓(ya)應與邏輯平(ping)臺電源(yuan)電壓(ya)兼容（例如，高級節點為(wei) 1.5V）。

低(di)(di)壓選(xuan)擇器對于(yu)高密(mi)度非易失性(xing)存儲器的(de)(de)低(di)(di)功耗操作至(zhi)關重(zhong)要(yao)。臺積電(dian)(dian)的(de)(de)一項研(yan)究中表明，基于(yu)無砷硫族材料的(de)(de)選(xuan)擇器在閾值電(dian)(dian)壓~1.3V和泄漏電(dian)(dian)流(liu)~5nA的(de)(de)情況下，具(ju)有超過10 11個循環的(de)(de)高壽命。耐久性(xing)的(de)(de)提高歸因于(yu)適(shi)當的(de)(de)摻(chan)雜劑抑制相分離，形成更穩定的(de)(de)非晶網絡。

臺積電(dian)基于無砷硫族化物(wu)材料的選擇器

（圖源：IEEE）

寫在最后

就(jiu)目(mu)前新(xin)型存儲的商用化(hua)進度來看，臺積(ji)電和英飛凌(ling)基于RRAM合作的MCU算(suan)是比較(jiao)快的革新(xin)進展，RRAM將有望成為閃(shan)存的替代品(pin)。過去幾乎所有的MCU細分市場都使用NOR Flash，但是閃(shan)存的微(wei)縮化(hua)步伐完(wan)全趕不上CMOS邏(luo)輯(ji)的微(wei)縮，閃(shan)存MCU的量產(chan)(chan)代際仍停留在40nm節點，而MCU卻(que)已經(jing)開始向(xiang)28nm邁(mai)進，而且到了(le)22nm世代以后(hou)，CMOS邏(luo)輯(ji)的晶體管走向(xiang)FinFET立體化(hua)，閃(shan)存的MCU研發(fa)技(ji)術將極其困難。所有的新(xin)技(ji)術都需要各個產(chan)(chan)業鏈(lian)的通力支持，臺積(ji)電作為晶圓代工(gong)這一產(chan)(chan)業鏈(lian)上的重要角色，在推動(dong)新(xin)型存儲發(fa)展方(fang)面起著很大的作用。

而MRAM則有(you)望(wang)成為(wei)SRAM的(de)(de)替代品。臺(tai)(tai)積電作為(wei)先(xian)進(jin)(jin)工藝界(jie)的(de)(de)帶頭人，早就感知到(dao)了(le)(le)SRAM的(de)(de)微(wei)縮進(jin)(jin)入極(ji)限。此前，臺(tai)(tai)積電的(de)(de)一篇論文中表示，SRAM的(de)(de)微(wei)縮似乎已經完(wan)全崩潰。據WikiChip的(de)(de)報(bao)道，在(zai)(zai)(zai)2022年的(de)(de)第68屆年度(du)IEEE國際電子(zi)器件會議 （IEDM） 上，臺(tai)(tai)積電談到(dao)其新的(de)(de)N3節(jie)點中高密(mi)度(du)SRAM位單元大(da)小根本沒有(you)縮小，在(zai)(zai)(zai)0.021μm2處與他(ta)們的(de)(de)N5節(jie)點的(de)(de)bitcell大(da)小完(wan)全相同。然(ran)而，在(zai)(zai)(zai)0.0199μm2，它只(zhi)有(you)5%的(de)(de)縮放(fang)(fang)（或(huo)0.95倍(bei)收(shou)縮）。也就是說，臺(tai)(tai)積電的(de)(de)N3B和N3E雖都提供(gong)了(le)(le)1.6倍(bei)和1.7倍(bei)的(de)(de)芯片級晶體(ti)管縮放(fang)(fang)，但SRAM卻(que)只(zhi)有(you)1倍(bei)和1.05倍(bei)的(de)(de)縮放(fang)(fang)。所以對MRAM，臺(tai)(tai)積電進(jin)(jin)行(xing)了(le)(le)多種研究性嘗試。

從臺(tai)積電(dian)的(de)布局中可以看出，臺(tai)積電(dian)采取的(de)是“廣撒(sa)網，遍撈魚”的(de)策略(lve)，對所有(you)的(de)新型存儲技(ji)術都進行(xing)探索(suo)，因為每個新型存儲技(ji)術都有(you)其獨到(dao)的(de)優勢(shi)，未來(lai)在存儲領域不(bu)一定只有(you)一個贏家。

（本文內容編譯(yi)自臺積電。）